Alur Perancangan IC
Perancangan Integrated Circuits (IC) dalam level rangkaian menggunakan Software simulasi, baik ang powerfull tetapi harus membeli seperti CADENCE atau software gratisan seperti ELECTRIC tetapi kemampuannya hanya terbatas.
Langkah perancangan rangkaian, simulasi rangkaian sampai dengan perancangan layout samapi siap di fabrikasi menajdi WAFER adalah sbb:
Step 1.
Skema rangkaian dibuat dengan CADENCE Composer Schematic Editor, atau bisa menggunakan input berupa NETLIST
Step 2.
Rangkaian di simulasikan dengan simulator analog CADENCE AFFIRMA, simulator lainnya bisa digunakan, misalnya SPECTRE yg dijual bersama CADENCE atau dari vendor yang lain, misalnya HSPICE
Step 3.
Setelah simulasi dan mengisi semua spesifikasi rangkaian, LAYOUT bisa dibuat dengan mengunakan VIRTUOSO LAYOUT EDITOR
layout yang dihasilkan haruslah sudah memferivikasi beberapa aturan perancangan, misalnya dengan menerapkan Design Rule Check (DRC), kesalahan elektrik juga bisa dideteksi dengan menggunkan Electrical Rule Check (ERC)
Step 4.
Layout kemudian di bandingkan dengan sekma rangkaian untuk meyakinkan bahwa layout sudah benar dan akan berfungsi dengan baik, hal ini bisa dilakukan dengan menggunkan Layout Versus Schematic (LVS) Check.
Semua alat verifikasi ini sudah ada pada perangkat lunak DIVA yg terdapat pada CADENCE (untuk CADENCE versi powerful terdapat alat yang lebih akurat seperti DRACULA atau ASSURA untuk deep submicron technologies)
Last Step.
NETLIST termasuk semua layout parasitics harus di extract kemudian dilakukan simulasi akhir untuk netlist tersebut, ini disebut Post-layout Simulation, dilakukan dengan alat yg sama yang terdapat pada CADENCE
setelah layout yang sudah diverifikasi dapat berfungsi, maka layout akhir harus di konversi menggunakan Alat konversi dari CADENCE dengan hasil berupa file standar (tergatung dari pembuat…GDSII, CIF…dsb.
contoh Layout yang sudah jadi 
sehabis ini kalau CHIPs IC dah jadi, masih butuh waktu lama lagi untuk verifikasi di lab. apa sudah sesuai dengan yg dirancang semula …biasanya barang yg sudah wujud lebih rumit karna tidak seideal waktu simulasi/kalkulasi
gambar layout yang sudah jadi
Beberapa Catatan penting untuk me-Layout CMOS IC, khususnya dengan Virtuoso
1. Poly dapat digunakan sebagai Wire
tetapi hanya untuk jarak dekat saja, karna Polysilicon sangat resistive.
2. Buat Project besar dari yang kecil agar lebih mudah memahami blok nya
3. Usahakan membuat Set Devais Rectangular
4. Gunakan Stick Diagram untuk mempermudah pekerjaan
Devais P biasanya letaknya di atas dan Devais N di bawah
5.